This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(43) 17.4.1990 (19) JP (11) 2-103925 (A)

(21) Appl. No. 63-257827 (22) 13.10.1988


(71) SEIKO EPSON CORP (72) HIDEAKI OKA

(51) Int. Cl¹. H01L21:20.H01L21 324,H01L21 336.H01L29 784

PURPOSE: To obtain a large-sized element having high resolution by laminating first and second amorphous silicon layers on amorphous material, and heattreating it so as to make the amorphous silicon into large grain diameter and

forming a semiconductor element here.

CONSTITUTION: The first amorphous Si layer 102 with a thickness of about 100-3000 à is overlaid on insulating amorphous material 101 such as glass. quartz. SiO₂, etc., by a vacuum deposition method, and thereon the second amorphous Si layer 103 with a thickness of about 50-1000 A is accumulated by the LPCVD method. Hereupon, it is important that the first Si layer 102 should be amorphous Si whose polycrystalline nucleus generation rate is lower than the second Si layer 103, so. Si which generates few nucleuses even in heat treatment of several tens hours, for example, at 550-650°C is used. Thereafter, heat treatment of 2-10 hours at 550-650°C is done, and the first and second layers 102 and 103 are united and are converted to a polycrystalline Si layer 104 with large grain diameters, and here source and drain regions 106, and a gate electrode 105 through a gate insulating film 107 are provided, thus a semiconductor element is formed.



101: insulating substrate. 102 first amorphous silicon layer. 103: second silicon layer. 104: polycrystalline silicon layer.



Sint. Cl. 3
H 01 L 21/20
21/32

益別記号

庁内整理番号

@公開 平成2年(1990)4月17日

7739-5F 7738-5F

21/20 21/324 21/336 29/784

8624-5F H 01 L 29/78

3 1 1 Z

審査請求 未請求 請求項の数 6 (全7頁)

会発明の名称 半導体装置の製造方法

②特 頭 昭昭-257827

企出 願 昭53(1988)10月13日

②発明者 岡

等明

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑦出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

@代理人 弁理士上柳雅誉 外1名

課 細 老

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1) (a) 絶録性非晶質材料上に男1の非晶質シリコン層を形成する工程。
- (b) 数第1の非品質シリコン層上に第2のシリコン層を形成する工程。
- (c) 数第1の非晶質シリコン層及び第2のシリコン層を熱処理等により結晶成長させる工程。
- (d) 結晶成長させたシリコン層に半導体素子を 形成する工程を少なくとも有することを特定とす る半導体装置の製造方法。
- 2)前記第2のシリコン層が非晶質シリコンであることを特徴とする請求項1記載の半導体装置の製造方法。
- 3)前記第2のシリコン層をCVD法で形成した ことを特徴とする請求項1及び請求項2記数の半 事体装置の製造方法。
- 4)前記第2のシリコン層をCVD法で500℃

~ 5 6 C ℃で形成したことを特徴とする請求項 3 記載の半導体装置の製造方法。

- 5) 可記第2のシリニン層の取得が50人か51 00人であることを特益とする請求項1~請求求 4記載の半導体装置の製造方法。
- 6)前記第2のシリコン層が微結晶シリコンであることを特徴とする請求項1記載の半導体装置の製造方法。
- 3. 発明の詳細な説明

【産業上の利用分野】

本見明は、半導体装置の製造方法に係わり、特に、地縁性非晶質材料上に半導体素子を形成する製造方法に関する。

【従来の技術】

ガラス、石英等の絶縁性非品質差板や、5iO 2 等の絶縁性非晶質層上に、高性能な半導体素子 を形成する試みが成されている。

近年、 大型で高解像度の液晶表示パネルや、 高速で高解像度の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、 上述のような

- お終星されている。

・ 絶縁性非異質材料。上に存収を示いら次を(下下 で)を形成する場合を例にとると、 (1)で示示 一でくり治療により形成した非研究とリコンを表 子材としたできて、 (立)でくご治療で形成した の結晶がリコンを表子材としたできて、 (さ)に 転換器が出ている。 転換器が出ている。 を表子材としたできている。

ところが、これらのTFTのうち非品質シリコンもしくは多結品シリコンを素子材としたTFTは、単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動皮が大幅に歩く(非品質シリコンTFT。< 1 c ロックマ・sec)、多結長シリコンTFT。~1 0 c ロックマ・sec)、高性能なTFTの実現は国難であった。

一方、シーザビーム等による溶離再結晶化法は、 まだに十分に完成した技術とは含えず、また、選 品表示パネルの様に、 大面標に熱子を形成する必 食がある場合には技術的医数が特に大きい。

(b) 拡張1 の非品質シリコン盾上に第2のシリコン履を形成する工程、

- (c) 数第1の非晶質シリコン層及び第2のシリコン層を熱処理等により結晶成長させる工程。
- (d) 結晶成長させたシリコン属に半導体素子を 形成する工程を少なくとも有することを特徴とする。

[実施例]

第1回は、本発明の実施的における半導体装置の製造工程図の一例である。 尚、第1回では半導体素子として薄膜トランジスタ(TFT)を形成する場合を例としている。

第1回において、 (A)は、 ガラス、 石英等の 地縁性非晶質基板、 もしくは5 i O 2等の地段性非 晶質材料層等の地縁性非晶質材料101上に第1の非 晶質シリコン層102を形成する工程である。 第1の 非晶質シリコン層の形成方法としては、 例えば、 真空蒸着法で10~Pa程度以下の真空度で収度 100人~300人程度の非晶質シリコン度を 形成する等の方法がある。 尚、 成長方法はこれに そこで、他が在れ前は打ね 第子を形成する関係がつ実用的な方法として、大 粒径の多結晶シリコンを関相成長させる方法が注 目され、研究が進められている。(Thin Solid F lies 100 (1983) p.227 。JJAF Vol.25 No.1 (1988) p.221 。

ı

しかし、世気の技術では、多緒配シリコンをで VD法で形成し、SI をイオンインプラして数多 結品シリコンを非品質化した後、600℃程度の 熱処理を100時間近く行っていた。そのため、 高色なイオン注入装置を必要としたほか、熱処理 時間も極めて長いという欠点があった。

そこで、本発明はより制度かつ実用的な方法で、 大粒性の多結晶シリコンを形成する製造方法を提供するものである。

[課題を解決するための手段]

本批明の半導体装置の製造方法は、

(a) 絶縁性非品質材料上に第1の非品質シリコン層を形成する工程。

限定されるものではなく、 第2のシリコン収に比 べて多結晶核発生確率の低い(望ましくは、 5.5 0 でから650 で程度の熱処理を数十時間行って も多結晶技が発生しない) 非品質シリコンである ことが重要である。 (B)は、 鉄第1の非品質シ リコン店 102上に第2のシリコン層 103を積度する 工程である。 第2のシリコン層の形成方法として は、例えば、LPCVD注で500℃~56C℃ 程度で収厚50人~1000人程度の非品質シリ コン区を形成する等の方法があるが、 成長方法は これに限定されるものではなく、 5 5 0 ℃から € 50℃程度の熱処理による多結晶核発生征率が第 1の非晶質シリコンに比べて高く、 多結晶灰発生 密度が低い(望ましくは、 1μm角に結晶核1個 未満程度)シリコン良であることが重要である。 (C)は、 第1及び第2のシリコン履を熱処理に より結晶成長させる工程である。 熱処理温度は第 1 及び第2のシリコン層の成四条件により最速を 件が異なるが、 5 5 0 ℃~ 6 5 0 ℃程度で 2 ~ 1 O時間程度変素もしくはAr寄の不活性ガス雰回

网络司拉克亚亚 おきたむ。そのメラニスニ - ・よりまずあるのシリコン尼で結晶質が発生する。 続いて、 その結晶柱をシードとして第1の非品質 シリコン屋が結晶化され、 大粒色の多結晶シリコ ン暦104が形成される。(こ)は、多結晶化された シリコン原に半導体素子を形成する工程である。 尚、 第1回 (D)では、 半導体素子としてアデエ を形成する場合を依としている。 固において、10 5はゲート電極、 106はソース・ドレイン領域、 10 7はゲート絶縁収、108は原間絶縁収、109はコンタ クト穴、110は配線を示す。TFT形成法の一例と しては、多結品シリコン暦104をパターン形成し、 ゲート絶縁数を形成する。該ゲート絶縁異は熱敵 化法で形成する方法(高温プロセス)とCVD法 もしくはプラズマCVD法等で600℃程度以下 の低温で形成する方法(低温プロセス)がある。 低温プロセスでは、 基板として安価なガラス基板 を使用できるため、 大型な液晶表示パネルや芒着 型イメージセンサギの半導体装置を低コストで作

;

する欠陥を皮が低減され、 前記電界効果移動皮は さらに向上する。

また、本発明は、第1個の実施例に示したTFT以外にも、絶縁ゲート型学等体素子全般に応用できるほか、バイボーラトランジスタ、 辞電誘導型トランジスタ、 太陽電池・光センサをはじめとする光電変換素子等の半導体素子を多結晶半準を表子材として形成する場合にきわめて有効な製造方法となる。

税いて、本発明に到った技術的背景を述べる。 我々は、非晶質シリコンを大粒径の多結晶シリコンに固相成長させる為に、非晶質シリコンの成度 方法と多結晶化されたシリコンの収費(結晶粒径、 配向性、結晶化度等)との関係を調べた。その結 果、次のようなことが明かとなった。

(1) 熱処理による多能品は発生密度及び多糖品はが生成するまでの時間は、 非品質シリコンの成態方法によって異なる。

(2)例えば、LPCVD法で形成したシリコン原の場合は、成良温度590℃程度では非最長

いても、下温息の素が の匹数等)を与えずに、上層部に半導体素子を形成することが出来る。 続いて、ゲート電価を形成 後、ソース・ドレイン領域をイオン注入法、熱症 散法、プラズマドーピング法等で形成し、層間絶 報数をCVD法、スパッタ法、プラズマ CVD法 等で形成する。 さらに、 鉄層間絶縁度にコンタク ト穴を開け、 配線を形成することで T F T が形成 される。

本見明に基づく半導体登立の製造方法で作品が た低温プロセスTFT(Nチャンネル)の電界が 見特数点は、100~150cm */ V・secc あり、がラス基板上に高性能吸の型造力を形式による これは、本見明の型造人を形式によるり、 大社会の多結晶シリコではようには、下り なった結晶シリコではようには、下り なった結晶があった。これに、下り なったは、本見明現住の方形に、できる ではようになった結果可能となった。これで アンなくとも合む気がのプラズマ雰囲気が スを完子をさらす工程を設けると、結晶粒界に存在

祖の中に粒径200~300人前後の結晶粒が存 在する多結晶もしくは微結晶シリコンになってい る。 従って、 前記 臥を600℃程度で熱処理して も結晶粒径の増大はほとんど見られない。 また 成長温度500℃~560℃で形成した駅は非品 貫になっているが、 600℃程度の熱処理による 多結晶核発生密度及び多結晶核が生成するまでの 時間が成設温度によって具なっていた。 即ち、 成 思温度 5 6 0 ℃の場合は多結晶技発生密度が高く、 結晶粒径がせいせい1000人程度(但し、多結 品化に要する時間は1~2時間程度と短い。)で あっか、 成民遺皮を下げるにしたがって、 多結晶 及発生を反は下がり、 成鉄温度540℃では20 00~3000 人程度の、また、成段温度500 ででは3000~5000人程度の結晶粒径を有 する多結晶シリコンが600℃程度の熱処理によ り形成された。 (但し、 多結晶化に要する時間は、 成款温度540℃では5時間程度、成蹊温度50 0℃では20時間以上必要であった。)

(3)同一成奴衆件であっても収厚を落くする

以上の結果をもとに、大粒径の多結晶シリコンを形成すべく検討した結果が、第1回に示した本見明の製造工程である。その技術的ポイントは、多結晶核発生確率の低い非品質シリコン酸と多結品を発生確率の比較的高い非品質シリコン酸を提出して固相成長させることで、短時間の熱処理で大粒径の多結晶シリコン数を形成可能とする点に

結晶核発生確率が比較的高い第2のシリコン概を 形成する工程である。 その成反方法としては、 前 近の通り例えばLPCVD法で500℃~560 ℃程度で収厚50人から1000人程度の非品質 シリコンほを形成する方法がある。 LPCVD法 で590℃以上で多結晶シリコン調を形成する方 ほも考えられるが、 結晶粒径が200~300人 電反と小さく、 その上に復居した非品質シリコン **広も下地を反映して同程度の粒径の多結晶シリコ** ンに固相成長するため、 大粒径化は困難である。 ス、成蹊違反が590℃以上と高いたの成蹊中に 第1の非品質シリコン層で多結晶 核が発生し易く なるため好ましくない。 それに対して、 500℃ ~560℃で形成した非晶質シリコンは多結晶核 現生密度(600℃程度の熱処理をした場合の技 発生密度)が低く、 区厚1000人の場合で10 C0人~5000人角に1個程度の結晶核が存在 するだけであり、 度厚をさらに薄くすれば多結晶 **亞発生主度がさらに低下することがわかった。 例** えば、LPCVD法で500℃~560℃程度で

表:名において、 (A)は **は**見生発生の 思い第1の非品質シリコン園を形成する工程であ る。 その成民方法としては、 前述の通り例えば其 宝器を注て10°Pa程度以下の具空度で使厚1 O C 人~3000人程度の非品質シリコン数を形 成する等の方法がある。 第2の非品質シリコン屋 の匹置で重要な点は、 550℃~550℃程度の 熱処理では多結晶核が発生 し難い もしくは発生す るまでの時間が十分に長いことが必要である。 そ の当には、より規則性の少ないランダムな非品質 シリコン裏を形成する必要がある。 具体的には、 EB及者法等の其空蒸者法の他に、MBE法、ブ ラズマCVD注、スパッタ法、 基板温度を500 で程長以下に治却したCVD法等で形成した非晶 買シリコン皮が近している。 特に、EB法、MB E注で基板過度200℃程度よりも低い温度で形 成した非晶質シリコン説は、 多結晶核が発生し数 く返している。

١

(B) は第1の非品質シリコン段に比べて、多

5 0 人~100人程度の非品質シリコン膜を形成 した場合は、 1μm角に1個以下の核発生密度に 作えることが出来た。 (多結晶核が発生するまで の時間は、反映遺皮が高いほど短くなる傾向があ った。また、成長温度が低いほど関原を厚くして もな兒生を度が低い様向があった。 従って、 然処 理時間の短縮と膜厚の制御性を考えると成扱温度 は530℃~550℃程度が特に好ましい。)第 1 の非晶質シリコン良は第 2 の非晶質シリコン良 で見生した結晶狭をシードとして結晶成長する為 上述のように核発生密度の低い非品質層を用いる と位ほ1μm以上の多結晶シリコンが得られ、 第 2のシリコン暦として特に遠している。 又、 成 以 温度が560℃以下と低いため、 成民中に第1の シリコン層からは多結晶核が発生し難いというメ リットもある。

第2のシリコン層としては、非晶質以外に例えば非品質相の中に、 数少な結晶領域が存在する数結晶シリコンであっても原序等を最近化して結晶核密度を低減すれば有効である。 尚、 数結晶シリ

こって、とと、私にいら始ら 三国田氏のたねの ・・ 美い非森耳シリコンとの区別は田貫になる。

成、第2のシリコン屋の成数方法は、CVD法 に原定されるものではなく、プラズマCVD法、 光CVD法、MEE法等で形成することも可能で ある。例えば、プラズマCVD法では基底で 300で~500でと比較的高めに設定し形と た限が上述に条件をよくばたりコン層と比べら リコン層は、第1の非鉛質シリコン層と比べら 結晶核発生電率が比較的高く、短時間の無数で 結晶核が発生する数であることが重要である。

また、第1の非品質シリコン上に、第2のシリコン居を根層するときに第1の非品質シリコン居上に存在する自然酸化図を除去した方が良質及び結晶性の向上に有効であることが明かとなった。第2のシリコン層を租屋する前に水素が不雰囲気をあって、数1の非品質上の酸化限を除去することが出来る。他に、第1の非品質シリコン層と第2のシリコン

の製造工程図の一例である。 尚、 第2図では半導体 表子として再収トランジスタ(TFT)を形成する場合を例としている。

男2因において、(A)は、ガラス、石英等の 絶縁性非晶質基核、もしくはSiO₂等の絶縁性非 品質材料度等の絶縁性非品質材料 201上に第1の非 品質シリコン層 202を形成する工程である。 第1の 非晶質シリコン層の形成方法としては、 例えば、 具空蒸着法で10°°Pa程度以下の具空度で原厚 100人~3000人程度の非品質シリコン以を 形成する等の方法がある。 尚、 成長方法はこれに 限定されるものではなく、 第2のシリコン数に比 べて多結晶核死生程率の低い(登ましくは、 5.5 0 でから650 で程度の熱処理を数十時間行って も多結晶技が発生しない)非晶質シリコンである ことが重要である。 (日)は、 鉄第1の非品質シ リコン居 202上に 第 2 のシリコン暦 203を 获居する 工程である。 第2のシリコン層の形成方法として は、明えば、LPCVD法で500℃~560℃ 程度で数厚50A~1c0cA程度の非品質シリ

多結晶は発生程率が比較的高い第2のシリコン 歴と多結品技が発生し難い第1の非晶質シリコン 暦を積厚しても50℃~650℃程度の熱処理を 行うと、まず、 第このシリコン屋で結晶技が発生 する。 (しかも、 灰兄生まてに変する時間は散時 間程底と短い。) 切いて、 第2のシリコン屋で発 生した結晶核をシードとして第1の非晶質シリコ ン屋が多結晶化される。 第1の非品質シリコン屋 は多結晶状が発生し難いため、 第2のシリコン屋 で発生した結晶核以外の場所からは結晶成長が起 こり致い。 その結果、 前記結晶状をシードとした 選択的な結晶成長がなされ、 大粒径の多結晶シリ コンが形成される。 特に、 本発明では結晶成長が 表面側の第2のシリコン層を起点として基板側に 向かって遠行するため、 茎板近傍のシリコン層の 結晶性が良好であるというメリットがある。 この 特瓜を生かした実施例を第2回に示す。

第2回は、本発明の実施所における半導体装置。

コン以を形成する等の方法があるが、 成取方法は これに限定されるものではなく、 5 5 0 ℃から 6 50℃程度の熱処理による多結晶核発生確率が第 1 の非贔屓シリコンに比べて高く、 多結晶核発生 密度が低い(登ましくは、 1μm角に結晶核1個 非福程度)シリコン取であることが重要である。 (C)は、 第1及び第2のシリコン層を熱処理に より結晶成長させる工程である。 熱処理温度は第 1 及び第2のシリコン屋の成良条件により最適条 件が異なるが、 550℃~650℃程度で2~1 O 時間程度空景もしくはAr 等の不活性ガス雰囲 **気中で熱処理することで多結晶シリコン層 204が形** 成される。 そのメカニズムは、 短時間の熟処理に よりまず第2のシリコン暦で結晶核が発生する。 絞いて、 その結晶なをシードとして第1の非品質 シリコン屋が結晶化され、 大粒径の多結晶シリコ ン周204が形成される。 本発明においては結晶成長 が表面倒から基板側に向かって進むため、 素子を 形成する基板近傍のシリコン層の結晶性が特に優 れているというメリットがある。

(E)は、 界及化されたシリコン暦 205に半導体素子を形成する工程である。 制述の通り基板近傍の結晶性の良好な領域に素子を形成することができる。 尚、 第2図(E)では、 半導体素子としてT

ト穴を関け、配線を形成することでTFTが形成される。

扱いて、 第1の非品質シリコンもしくは第2の シリコンの一方のみを固相成長させた場合と比較 して本発明の特征を述べる。

本発明の目的は、大粒径の多結晶シリコンを延 時間の熱処理でしかも間便な製造プロセスで形成 する点にある。第1の非晶質シリコン層のみを固 相成長させた場合は、長時間の熱処理を必要ととす る欠点がある。熱処理時間を短縮するために、熱 処理温度を例えば800℃以上に上げると、多結 最初発生を度が急取に高くなり、せいせい200 人~300人程度の粒径の多結晶シリコンしか得 られなくなる。

また、第2のシリコン屋のみでは、 結晶铁兒生 密度を低減させるために自由に 裏厚を移くすることができないが、 第1の非晶質シリコン屋と 第2のシリコン屋を積屋する構造を採用すると、 結晶 なを兒生させる第2のシリコン屋の 具厚を任意に は 定できる利点がある。 即ち、前述の通り同一の

200ビナート電色、207にソープ 野 収、 210はコン 208はゲート地址区、209は層向 タクト穴、211は足算を示す。 TFT形成法の一例 としては、 多結晶シリコン層 205をパクーン形成し、 ゲート地は国を形成する。 数ゲート地は思は熱飲 化法で形成する方法(高温プロセス)とCVD法 もしくはプラズマ CVD 法等で 60c ℃程度以下 の低温で形成する方法(低温プロセス)がある。 低温プロセスでは、 基板として安価なガラス基板 を使用できるため、 大型な液晶 表示パネルや 密章 型イメージセンサ等の半導体装置を低コストで作 **丘できるほか、三次元IC等を形成する場合にお** いても、下層部の素子に悪影響(例えば、不純物 の拡散等)を与えずに、上層郎に半導体素子を形 瓜することが出来る。 終いて、 ゲートな極を形成 後、ソース・ドレイン領域をイオン注入法、熱征 散法、プラズマドーピング法等で形成し、 層間 絶 は反をCVD法、スパッタ法、ブラズマCVD法 券で形成する。 さらに、 該層間絶縁反にコンタク


成員会件であっても設厚を輝くするにつれて多結 品 技発生 正度を小さくできる為、 例えば、 第2の シリコン層を50人~100人程度と薄くして残 りの及厚を第1の非品質シリコンで形成する等も 可能となる。

[発明の効果]

以上述べたように、本発明によればより高便な製造プロセスで大粒径の多結晶シリコン図を形成することが出来る。その結果、絶縁性非晶質材料上に高性能な半導体を形成することが可能となり、大型で高解像度の液晶表示パネルや高速で高解像度の変量型イメージセンサや三次元IC等を容易に形成できるようになった。

さらに、本見明はせいぜい 6 5 0 ℃程度の低温の熱処理が加わるだけであるため、(1) 基板として安価なガラス基板を使用できる。(2) 三次元I C では、下層部の素子に基影響(例えば、不純物の拡散等)を与えずに上層部に半導体素子を形成することが出来る。等のメリットもある。


また、本発明は、第1回の実施例に示したTF





109,210 ・・・ コンタクト穴

110,211 · · · 配幹

(c)







205 薄原化されたシリコン港

第 2 図

第 2 図

(6)